现在，人们需要采用一种创新型架构来管理数百Gbps的系统性能，以实现全线速下的智能处理能力，并扩展至Tb级性能和每秒10亿次浮点运算水平。实现上述要求的必要条件并非仅仅是改善每个晶体管或系统模块的性能，或者增加系统模块数量这么简单，而是要从根本上提高通信、时钟、关键路径以及互连性能，以满足行业新一代高性能应用(如下图所示)对海量数据流和智能数据包、DSP或图像处理等的要求。
图1 ASIC级可编程架构的必备条件
UltraScale™ 架构通过在完全可编程的架构中应用最先进的ASIC 技术，可应对上述这些挑战。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。UltraScale架构不仅能解决系统总吞吐量扩展和时延方面的局限性，而且还能直接应对先进工艺节点上的头号系统性能瓶颈，即互连问题。
图2：ASIC级可编程架构的必备条件
UltraScale™架构具有无与伦比的高集成度、高容量和ASIC级系统性能，可满足最严苛应用的要求。UltraScale架构经过精调可提供大规模布线能力并且与Vivado®设计工具进行了协同优化，因此该架构的利用率达到了空前的高水平(超过90%)，而且不会降低性能。
123456下一页全文本文导航第 1 页：赛灵思UltraScale架构：业界首款ASIC级All Programmable架构第 2 页：为客户量身打造的新一代架构第 3 页：UltraScale架构提供类似ASIC时钟功能第 4 页：UltraScale架构提升器件利用率第 5 页：新架构满足系统级功耗要求第 6 页：与Vivado协同优化走向成功扁平线圈电感制造厂
微波电源中并联MOS管提高功率 最近在研究这个微波电源的提高功率的方法，是这个样子的，假设一个MOS管的最大电压是20V，现在要求30V的驱动电压，显然MOS管20V不现实，我想采用并联MOS管的方法 ，让Vd 达到30V，平均
基于改进的CORDIC算法的FFT复乘及其FPGA实现FFT(快速傅里叶变换)在无线通信、语音识别、图像处理和频谱分析等领域有着广泛应用。在FFT运算中，核心操作是蝶形运算，而蝶形运算的主要操作是向量旋转，实现向量旋转可用复数乘法运算来实现，但复数乘耗费
求教关于MC34063升压电路的带载问题本人是新手，求教一下关于MC34063A升压电路的带载问题。 输入电压为5V，输出30V，电流70mA，波纹500mV，震荡频率33K二极管选IN5819（SS14）定时电容/Ct=1047 pF峰值电流Ipk=1029 mA限流电阻/Rsc=0.292 欧姆电感/Lmin=102 uH滤波电容/Co=33 uFR=180 OhmR1=2.7k R2=62k (29.95V)电路搭起来以后，测试输出电压是29V多，但是带载马上电压就会被拉下，实际上负载只有10多毫安的电流，MC34063会发热。 电感选用