二进制翻译是一种直接翻译可执行二进制程序的技术，能够把一种处理器上的二进制程序翻译到另外一种处理器上执行。它使得不同处理器之间的二进制程序可以很容易的相互移植，扩大了硬件/软件的适用范围，有助于打破处理器和支持软件之间的相互扼制的局面。二进制翻译技术的优点为：不需要重编译源码就可以实现软件从旧平台到新平台的移植;快速为新机器提供软件，包括移植操作系统和编译器;充分利用新机器的特性优化代码;减少培训费用，因为使用的是相同的软件，所以不必在新平台上重新培训员工;降低了多平台软件的费用。

　　1 SOC架构设计

　　1.1 处理器的确定

　　通用处理器与硬件逻辑是SoC设计的主流架构。在一些需要大量数据处理的应用中，这样的架构并不能满足要求。实际上，由于不同的任务在很大程度上互相独立运行，可以将具有内在执行并行性的任务分解为紧密联系的子任务，不同的内核可以执行不同的子任务，多核架构在1个周期内可以执行多个指令。这种并行处理使得整个系统的性能与使电感生产用单核处理器串行处理相同任务相比，有了很大改进。另外，多核架构设计可以复用现有的单核处理器作为处理器核心，从而可以缩短设计和验证周期，节省开发成本，符合SoC设计的基本思路。多核架构是未来SoC发展的一个趋势。

　　该设计采用双核架构，采用当代流行的处理能力较好的ARM处理器ARM7TDMI-S和ARM926EJ-S，ARM内核最大的优势在于高速度、低功耗。

　　ARM7TDMl-s具有3级流水线结构，支持Win-dows CE，Linux等操作系统。ARM926EJ-S是ARM公司在2000年推出的功能最强大的ARM9处理器，实现5级流水，它与外部通信接口为双AHB总线结构，即指令AHB总线和数据AHB总线。该设计中ARMTDMI-S主要负责控制、操作系统平台和任务的调度。ARM926EJ-S则主要负责各种任务的执行。

　　1.2 使用的总线标准

　　由于SoC中集成了大量的IP核，设计的关键在于如何实现各IP模块之间的互连。目前，SoC中IP核的互连一般采用总线结构，通过消息通信。

　　采用ARM公司的AHB与APB为片上总线。AMBA总线体系结构是当前SoC体系设计结构设计的开放标准，由于AMBA被越来越多的公司采用，已迅速成为SoC结构和IP库开发的标准。

　　在具体实现时，采用AHB加APB的两级总线结构。AHB用来支持高速设备，支持多主从设备。多个主设备之间通过仲裁机制保证优先级，从设备通过地址译码机制被选中，并响应主设备发起的总线事务。APB用支持基于寄存器访问的低速设备。AHB与APB两条总线通过总线桥连接在一起，实现两条总线之间的协议转换。图1为SoC的系统结构框图。

　　1.3 各IP在系统中的功能

　　除了两个处理器外，SoC中各IP核功能如下：翻译模块：实现将X86指令翻译成为ARM指令工字电感器的功能。

　　SMI：外部存储与微处理器之间的桥梁，支持RoM作为系统的非易失性存储介质，支持片外SRAM作为系统的外围高速存储。绕行电感器

　　中断控制器：用来支持系统内部与外部的中断控制，如中断电平/边沿触发、中断电平极性与中断使能等。

　　Internal Memory：片内SRAM，大小为1 KB，但可以通过修改Verilog的描述来改变其大小。

　　Default Slave：用于当master访问未定义的地址空间时，给出一个应答信号。

　　Retry Slave：是tdk电感器一个可以产生重试回应及等待命令的slave范例，若需要类似的模组，可以利用它来完成。

　　Watchdog：保证系统安全的监控模块，软件需在预定的时间内访问相应的寄存器，否则硬件将产生内部信号自动复位。

　　GPIO控制器：用来支持扩展外设，拓宽SoC的使用范围。

　　Remap&Pause：主要分成两个处理单元，前者负责控管地址是否重新对应的机制，后者负责管理系统的省电模式。

　　TImer：定时器，支持捕获、Matchout输出、外部时钟驱动。

　　2 X电感器生产厂家86到ARM二进制翻译模块

　　该设计使用的翻译模块通过编写Verilog HDL实现，能将部分X86指令翻译成ARM指令，实现了某些X86应用程序到ARM架构的移植。图2为解码器内部结构图。

 1/3    1 2 3 下一页 尾页