HP系列FPGA产品利用了Achronix拥有专利的picoPIPE自定时钟体系结构，且可运行在高达1.5GHz的主频上，比基于同步的 FPGA快3到4倍。Speedster22i HP FPGA产品专为前馈数据流和DSP应用获得最大性能而设计。HP系列有两款产品，其中最大的器件拥有25万个查找表和64Mb的嵌入式RAM 。HP的工程样片预计在明年一季度供货。
Archronix FPGA三大策略性优势
目前FPGA设计人员面临的首要挑战就是如何满足功耗要求，制造工艺从65nm到40nm，再发展到28nm，器件密度和性能提升缓慢，而（静态和动态）功耗增长很快，业内对降低功耗的吁求很高。
而英特尔最新的22nm工艺相比28nm工艺，就单个晶体管而言，性能可提升接近40%，功耗降低50%。Archronix公司CEO Robert Blake先生表示：“通过采用英特尔最新22nm工艺，同时结合Archronix在内核结构和嵌入式硬IP方面的技术，可以做到产品只有市场竞争类产品一半的功耗和一半的成本，同时配合设计工具和软件，可以帮助开发人员将产品快速推向市场。”
采用最新工艺降低功耗成本是其优势之一，优势二是针对特定领域推出目标应用FPGA产品。大多数典型的FPGA产品主要针对通用市场，性能高，可编程性强，同样价格也不便宜。而针对具体应用领域的ASSP、ASIC产品，虽然价格相对便宜，但功能单一，编程能力不强。
Archronix的FPGA产品就是针对这二者之间的特定领域，相对于通用FPGA，Speedster22i内置嵌入式硬核IP，包括完整的 I/O协议栈，可用于10/40/100G、Interlaken、PCI Express gen1/2/3和用于2.133Gbps DDR3的内存控制器。在其它的FPGA中，这些功能都由可编程阵列来实现，而且嵌入式硬核IP消耗的功率比在通用FPGA的可编程结构中执行相同功能要少90%；相对于ASSP、ASIC产品，Speedster22i拥有可编程能力，设计人员根据需要增加不同的功能。更重要的是通过这些嵌入式硬核IP 消除了采购、集成和测试这些功能相应的软核IP成本。扁平线圈电感制造厂
[开关电源]求教MOS管Qg测试在资料里查到MOS管的Qg的测试方案，但是以下几点不理解。 希望大师帮助解释，谢谢了1。 上半部分电路是什么作用（current regulator ,电流调节)??2. 最下面的两个电阻怎么选取，3mA电流是否是恒流源？3。 这个电路做成测试板需要注意什么？4。 这个电路测试完后，怎么算Qg,Qgs,Qgd?大侠帮忙指点一下？1. 对于给定的器件，测量时会给定一个测量电流2. 那两个电阻是测量电流用的，根据你的测量设备取值。 图中给出的3mA是电流源，但并不是一定用3mA，可以
求一个单键3路循环控制电路如题用一个触点开关依次控制3路循环电路顶个贴。
用CD4017
用个计数芯片搞很简单
双核实时系统的架构是如何设计的？ 4月08日 第三届·无线通信技术研讨会 立即报名 12月04日 2015•第二届中国IoT大会 精彩回顾 10月30日ETF•智能硬件开发技术培训会 精彩回顾 10月23日ETF•第三届 消费